J-Flash
J-Flash
|
Jポップフラッシュ経由でのマイクロコントローラフラッシュを外付けできるあなたがプログラム内部およびされているシステム）以降のWindows（Windows 2000および上でソフトウェアを実行しているPCのJ - Link 。
特長作品のARM7/9/11 ®およびCortex-M0/M3®コアサポート、次のフラッシュデバイス：
最も人気のあるマイコンの内蔵フラッシュ
CFI準拠のNORフラッシュ（組み合わせは18倍、れました。2x8、1 × 16、2 × 16がサポートされています）
ほとんどの非のCFIに準拠したNORフラッシュデバイス（組み合わせは18倍、れました。2x8、1 × 16、2 × 16がサポートされています）
SPIのNOR型フラッシュ 続きを読む...
NAND型が点滅 続きを読む...
アトメルDataFlash 続きを読む...
マルチバンク プログラミングのサポート*
高速プログラミング：最大150 Kバイト/秒まで（フラッシュデバイスディレクトリシステム上）
非常に高いブランクチェック速度：アプリケーション。 16 Mybte / secは、（ターゲットに依存）
スマートリードバック：フラッシュ転送、保存のみの非空白部分
30日間無料の試用版が利用可能
使用して簡単に、標準的な評価ボードのためのプロジェクトが付属しています
|
|
プログラミング速度
次の表は、いくつかのパフォーマンスは、プログラミング速度に関する値を示しています。
| マイクロコントローラ | ハードウェア | フラッシュデバイス | フラッシュ組織 | プログラミング速度 （Kバイト/秒）。 |
|---|---|---|---|---|
| アトメルAT49BV162A評価ボード | アトメルAT91EB40 | アトメルAT49BV162A内蔵フラッシュ | 1 × 16ビット | 97.8 |
| アトメルAT91RM9200 | 説得力のあるCSB337評価ボード | インテル28F640J3 | 1 × 16ビット | 93.0 |
| オンラインNS9360 | ネットシリコンNS9360評価ボード | AMDのAM29LV160DB | 2 × 16ビット | 208.5 |
| シャープLH7A400 - 10 | LogicPDのLH7A400 - 10評価ボード | インテル28F640J3A120 | 2 × 16ビット | 147.8 |
| アナログデバイセズADuC7020 | アナログデバイセズADuC7020評価ボード | アナログデバイセズADuC7020内蔵フラッシュ | 1x32ビット | 30.8 |
| アトメルAT91SAM7S64 | アトメルAT91SAM7 - EKS64評価ボード | アトメルAT91SAM7S64内蔵フラッシュ | 1x32ビット | 18.5 |
| アトメルAT91SAM7X256 | アトメルAT91SAM7X - ekの評価ボード | アトメルAT91SAM7X256内蔵フラッシュ | 1x32ビット | 35.3 |
| フィリップスLPC2106 | IAR社LPC2106評価ボード | フィリップスLPC2106内蔵フラッシュ | 1x32ビット | 22.2 |
| STのSTR711 | IAR社STR711評価ボード | STのSTR711内蔵フラッシュ | 1x32ビット | 50.5 |
| フィリップスPCF87750 | フィリップスPCF87750（カスタムハードウェア） | フィリップスPCF87750内蔵フラッシュ | 1x32ビット | 68.2 |
何がマルチバンクプログラミングサポートですか？
マルチバンクのプログラミングサポートは、1つのフラッシュプログラミングセッションのプログラムはさまざまなフラッシュデバイスの可能性を、同じハードウェア上に存在する方法について説明します。 たとえば、ターゲットハードウェアの内蔵フラッシュと同様に、ターゲットアプリケーションコードの外部フラッシュを使用する場合は、マルチバンクのプログラミングは、1つのフラッシュプログラミングセッションで、内部および外部フラッシュにターゲットアプリケーションをダウンロードすることができます。 両方のフラッシュバンクの設定がするので、唯一のプログラム、複数のフラッシュメモリバンクするために、一つのプロジェクトが必要になります、同じJポップFlashプロジェクトに保存されます。
アトメルDataFlash、NANDフラッシュは、SPI - NORフラッシュのサポート
これらの点滅の接続は、マイクロコントローラマイクロコントローラごとに異なりますので、特定のハードウェア上でサポートされているDataFlash / NAND型/のSPI NORフラッシュを取得するために必要ないくつかの変更は、常に存在します。
JポップフラッシュソフトウェアがDataFlashは/ NAND型は、人気の評価ボード上のフラッシュプログラミングできるようにサンプルプロジェクトが付属しています。 あなたは評価ボードのいずれかに基づいてされているハードウェア設計を使用している場合、これらのサンプルプロジェクトはまた、カスタムハードウェアのために働く必要があります。
変化する場合、ハードウェアの設計にも、多くの通常のカスタムRAMCodeが必要とされているプログラムは、ターゲットハードウェアのフラッシュ。 ハードウェアのカスタムRAMCodesは、要求を作成することもできます。 RAMCodeカスタム価格と要件については詳細については、連絡してください
このメールアドレスはスパムボットから保護されています。閲覧するにはJavaScriptを有効にする必要があります。
。 SEGGERまた、独自のRAMCodeを上にその提供するカスタム書き込みを有効にする顧客はRAMCodeテンプレートを。 RAMCodeテンプレートが利用可能な ご要望に応じて 。
Interface description
インターフェイスの説明
JTAGインタフェースの接続（20ピン）
ARMで定義されている標準20ピンのコネクタがあります。 J-Linkは、内蔵しており、この規格と互換性のある20ピンのJTAGコネクタインチ
JTAGインタフェースコネクタ信号：
| ピン | 信号 | タイプ | 概要 |
|---|---|---|---|
| 1 | VTref | 入力 | これは、ターゲットリファレンス電圧です。 これは、ターゲットの電源が入っている場合、入力コンパレータのロジックレベルの参照を作成するターゲットへの出力ロジックレベルを制御するために、確認するために使用されます。 これは、通常、ターゲットボードのVddから供給される直列抵抗を持ってはいけません。 |
| 2 | Vsupply | ノースカロライナ州 | このピンは、J-Linkで接続されていません。 これは、他の機器との互換性のために予約されています。 Vddにまたはターゲットシステムで開いたままにしてください。 |
| 3 | nTRSTを | 出力 | リセットのJTAG。 ターゲットのJTAGポートのリセット信号にJ-Linkから出力。 通常、ターゲットCPUのnTRSTをして接続されています。 このピンは、通常、接続がある場合unin - tentionalリセットを避けるためにターゲット上でHIGHにプルアップされています。 |
| 5 | TDIは | 出力 | ターゲットCPUのJTAGデータ入力。 これは、このピンは、ターゲットボード上で定義されている状態にプルすることをお勧めします。 通常、ターゲットCPUのTDIに接続されています。 |
| 7 | トムス | 出力 | JTAGモードは、ターゲットCPUの入力を設定します。 このピンは、ターゲット上でプルアップする必要があります。 通常、ターゲットCPUのTMSに接続されています。 |
| 9 | TCKの | 出力 | JTAGクロック信号は、CPUを対象とする。 これは、このピンは、ターゲットボードの定義されている状態にプルすることをお勧めします。 通常、ターゲットCPUのTCKに接続されています。 |
| 11 | RTCK | 入力 | ターゲットからの戻り値のテストクロック信号を出力する。 いくつかの目標は、内部クロックへのJTAG入力を同期する必要があります。 この要件を満たすのを支援するには、返さ使用すると、リタイミング、TCKは、動的にTCKレートを制御することができます。 J - Linkは、TCKの変更は、さらに変更を加える前に、正しくエコーされるのを待って適応クロッキングをサポートしています。 利用可能な場合はGNDそれ以外の場合には、RTCKに接続してください。 |
| 13 | TDO | 入力 | ターゲットCPUからJTAGデータ出力。 通常、ターゲットCPUのTDOに接続されています。 |
| 15 | リセット | のI / O | ターゲットCPUのリセット信号を出力する。 一般的に典型的には、"nRESETの"または、"nRST""リセット"と呼ばれるターゲットCPUのRESET端子に接続されています。 |
| 17 | DBGRQ | ノースカロライナ州 | このピンは、J - Linkで接続されていません。 他の機器は、ターゲットシステムにするには、debug要求信号として使用するとこれは、互換性のために予約されています。 通常、それ以外の場合はオープンのままに、DBGRQ利用可能な場合に接続されています。 |
| 19 | 5Vのターゲットへの電源 | 出力 | このピンは、ターゲットハードウェアに電源を供給するために使用することができます。 |
ノート
すべてのピンは、NCは、J-Linkの内部接続されていないマークされている。 すべての信号はここで適用することができます。J-Linkは、単にこのような信号を無視します。
ピンは、4、6、8、10、12、14、16、18、20 J-LinkでGNDに接続ピンをGNDに接続されます。 彼らはまた、ターゲットシステムのGNDに接続する必要があります。
ピン2 J-Linkの内部にある接続されていません。 の目標多くの接続ピンが1 2とピン。 いくつかの目標は、VCCを代わりに2を使用するピンを供給するために1ピンの。 これらのターゲットは、コネクタのJTAGのターゲット接続上にある-しません動作を持つ、2ピンおよびリンクのない限り、ピン1。
ピン3は、（TRST）nTRSTを呼ばれることがある（必要にピン接続してターゲットのCPUはTRST。 場合は、このピンは接続されていない機能J-Linkも、リンクが、体験デバッグするときに、いくつかの制限がありますが。 TRSTは）15ピン（すべきこととは別のCPUリセット
ピン11（RTCK） GNDにそれ以外の場合は、利用する必要がある場合にRTCK接続されています。
ピンは19日（5Vのターゲット電源） コネクタのハードウェアターゲットに電力を供給することができますが使用されます。 電源volatageは最大であり、5Vです。 電流は300mAです。 出力電流が監視され、回路保護に対する過負荷および短絡。
SWDと（また、SWVを呼ばれる）とSWO / SWVをcompability
SWD概要
J-LInkとJ-Trace支持アームシリアルワイヤデバッグ（SWD）。 SWDはすべての通常のJTAGデバッグおよびテスト機能を提供する、クロック（SWDCLK）と単一の双方向データ端子（SWDIO）と5ピンJTAGポートに置き換えます。 SWDIOとSWCLKは、TMSおよびTCKピンにオーバーレイされます。 SWDをデバイスと通信するためには、J-Linkは、SWDIO上のデータを同期- SWCLKに非同期に送信します。 SWCLKのすべての立ち上がりエッジでは、1ビットのデータは、trans - mittedまたはSWDIOで受信されます。 SWDIOから読み取られたデータは、入力バッファから取得することができますも。
SWDをコネクタのピン配置
次の表は、SWDをピン配置を示しています：
| ピン | 信号 | タイプ | 概要 |
|---|---|---|---|
| 1 | VTref | 入力 | これは、ターゲットリファレンス電圧です。 これは、ターゲットの電源が入っている場合、入力コンパレータのロジックレベルの参照を作成するターゲットへの出力ロジックレベルを制御するために、確認するために使用されます。 これは、通常、ターゲットボードのVddから供給される直列抵抗を持ってはいけません。 |
| 2 | Vsupply | ノースカロライナ州 | このピンは、J-Linkで接続されていません。 これは、他の機器との互換性のために予約されています。 Vddにまたはターゲットシステムで開いたままにしてください。 |
| 3 | 使用されていません | ノースカロライナ州 | このピンは、J-Linkで使用されていません。 デバイスは、JTAG経由でアクセスする可能性がある場合は、このピンは開いたままにし、それ以外の場合はnTRSTをして接続することができます。 |
| 5 | 使用されていません | ノースカロライナ州 | このピンは、J-Linkで使用されていません。 デバイスは、JTAG経由でアクセスする可能性がある場合は、このピンはそれ以外の場合は、TDIに接続することができる開いたままにします。 |
| 7 | SWDIO | のI / O | 単一の双方向のデータ端子です。 |
| 9 | SWCLK | 出力 | クロック信号は、CPUを対象とする。 これは、このピンは、ターゲットボードの定義されている状態にプルすることをお勧めします。 通常、ターゲットCPUのTCKに接続されています。 |
| 11 | 使用されていません | ノースカロライナ州 | このピンは、J-Linkで使用されていません。 このピンは、SWDをモードで動作しているJ-Linkでは使用されません。 デバイスは、JTAG経由でアクセスする可能性がある場合は、このピンは、それ以外の場合はRTCKに接続することができる開いたままにします。 |
| 13 | SWOの | 出力 | シリアルワイヤ出力ポートをトレースします。 （オプションは、SWDを通信に必須ではありません。） |
| 15 | リセット | のI / O | ターゲットCPUのリセット信号を出力する。 一般的に典型的には、"nRESETの"または、"nRST""リセット"と呼ばれるターゲットCPUのRESET端子に接続されています。 |
| 17 | 使用されていません | ノースカロライナ州 | このピンは、J-Linkで接続されていません。 |
| 19 | 5Vの電源 | 出力 | このピンは、いくつかの評価ボードに電源を供給するために使用されます。 このピンは、唯一のカンザス（キックスタート）のバージョンではすべてのJLinks電力を供給。 通常、ターゲットハードウェア上で開いたまま。 |
ピンは、4、6、8、10、12、14、16、18、20 JポップリンクでGNDに接続ピンをGNDに接続されます。 彼らはまた、ターゲットシステムのGNDに接続する必要があります。
シリアルワイヤ出力（SWOの）概要
J-Linkは、シリアルワイヤ出力（SWO）サポートするデバイスで使用することができます。 シリアルワイヤ出力（SWO）サポートは、コアからシングルピンの出力信号のためのサポートを意味します。 それは現在のCortex - M3でのみテストされています。
サポートされているSWOの、高速化
サポートされているSWOの速度は、エミュレータの接続に依存しています。 彼らはエミュレータから取得することができます。 現在、次のサポートされています：
| エミュレータ | 速度式 | 得られた最大。 速度 |
|---|---|---|
| J-LinkはV6 | 6MHzのショット/ n、>のn個= 12 | 500kHz |
| J-LinkはV7 | 6MHzのショット/ n、>のn個= 1 | 6MHz |
シリアルワイヤビューワ（SWV）概要
計装トレースマクロセル（ITM）とシリアルワイヤ出力は（SWO）シリアルワイヤビューア（SWV）を形成するために使用することができます。 シリアルワイヤビューワは、MCUの内部から情報を取得する低コストの方法を提供しています。 SWOは、出力は、2つの出力フォーマットでデータをトレースすることができますただ一つの出力機構は、いずれかの時に有効です。 2定義されたエンコーディングは、UART、マンチェスターです。 現在のJ-Linkの実装のsup -ポートのみUARTのエンコーディングを指定します。 シリアルワイヤビューワは、SWOのは、情報の種類ごとに異なるパケットを送信するためにピンを使用しています。 このピンを介して出力することができる情報は、Cortex - M3コアの3つのソース：
- 計装トレースマクロセル（ITM）は、アプリケーション主導型のprintfスタイルのデバッグをサポートするソースをトレースしてください。 それがリアルタイムカーネルの情報などだけでなく、他の目的のために使用できるように32種類のチャネルをサポートしています。
- データウォッチポイントおよび有効にすることができますリアルタイム可変監視とPCサンプリングのためのトレース（DWT）を定期的に出力ターゲットからプロファイル情報を取得するために使用することができるパソコンや様々なCPU内部カウンタに使用することができます。
- タイムスタンピング。 タイムスタンプは、パケットに対して放出される。
出願書類
参照してくださいSWO/ SWV詳細については、次のドキュメントを参照：
| 出願書類 |
|---|
| CoreSightコンポーネント - テクニカルリファレンスマニュアル |
| 皮質™- M3は - テクニカルリファレンスマニュアル |
Keil MDK
Keil MDK
μVisionを持つJ - Linkを使用するためには、USBドライバが最初にインストールしてください。 その後は、KeilμVisionのを起動し、開いて、プロジェクトファイル：
- 選択 プロジェクト|ターゲットのオプション ... メニューから
- ため、ターゲットデバイスを選択するには、"デバイス"タブをクリックしてください：
今、あなたは行く準備ができている
さて、あなたは、デバッグを開始するとJ - Linkを使用することができるはずです。 この初期化ファイルは典型的には機能のRAMが必要ですARMチップ（メモリアクセス）の特定の部分を初期化します。一部のARMコアは、初期化ファイルが起動することができますデバッグ前に実行する必要ことに注意してください。
IAR EWARM
IAR EWARM
J - Linkは、3.40以上のIARコンパイラのバージョンでは動作しません。
ためにUSBドライバを最初にインストール4.41バージョンのJ - Linkを使用する。 その後、ワークベンチを起動する：
- プロジェクトウィンドウでプロジェクトを左クリックしてください。
- 選択して [プロジェクト|オプション メニューから、次が参照してください：
今、あなたは行く準備ができている
また、デバッグを開始するとJ - Linkを使用することができるはずです。 つきましては、ほとんどのARMコア、マクロファイルが起動することができますデバッグ前に実行する必要は注意してください。このマクロファイルは、通常の関数のRAMが必要ですARMチップ（メモリアクセス）の特定の部分を初期化します。
IDE integration
J-Link IDE
J-Link/ J-Traceが異なるIDEに使用することができます。 他のものに直接いくつかのIDEサポートJ-Linkは、追加のソフトウェア（J-Link RDIのような)J-Linkを使用するために必要です。 J-Linkの機能を以下の表にリストが/ J-Traceが異なるIDEに使用することができます。
| ARMのCortex - M3 | |||||
|---|---|---|---|---|---|
| IDE | デバッグサポート 4 | フラッシュダウンロード | フラッシュポイント | トレースサポート | SWO サポート |
| IAR社EWARM |  |
|
|
|
|
| Keil社MDK | |
|
|
|
|
| ローリー | |
|
 |
|
|
| CodeSourcery社 | |
|
|
|
|
| Yargato（GDB） | |
|
|
|
|
| ARM7/ 9 | ||||
|---|---|---|---|---|
| IDE | デバッグサポート 4 | フラッシュダウンロード | フラッシュポイント | トレースサポート 3 |
| IAR社EWARM | |
|
|
|
| Keil社MDK | |
|
|
|
| ローリー | |
|
|
|
| CodeSourcery社 | |
|
|
|
| Yargato（GDB） | |
|
|
|
| RDI準拠 ツールチェーンのような RVDS/ ADS |
1 |
1 |
1 |
|
| ARM11 | ||||
|---|---|---|---|---|
| IDE | デバッグサポート 4 | フラッシュダウンロード | フラッシュポイント | トレースサポート 3 |
| IAR社EWARM | |
2 |
2 |
|
| ローリー | |
|
|
|
| Yargato（GDB） | |
2 |
2 |
|
1 ダウンロード以上の32KバイトのライセンスのRDIリンクが必要です。
2 近日公開
3 トレースエミュレータが必要です。
4 デバッグのサポートは、以下を含む：ダウンロードをRAMに、メモリの書き込み、読み取り、書き込み/ CPUレジスタ読み取り/
実行制御（移動、ステップ、停止）、フラッシュメモリのRAM、ハードウェアブレークポイントのソフトウェアブレークポイントを設定します。