J-Link IDE integration
J-Link IDE integration
J-Link / J-Trace can be used with different IDEs. Some IDEs support J-Link directly, for other ones additional software (such as J-Link RDI) is necessary in order to use JLink. The following tables list which features of J-Link / J-Trace can be used with the different IDEs.
| ARM Cortex-M3 | |||||
|---|---|---|---|---|---|
| IDE | Debug support4 | Flash Download | Flash Breakpoints | Trace support | SWO support |
| IAR EWARM |  |
|
|
|
|
| Keil MDK | |
|
|
|
|
| Rowley | |
|
 |
|
|
| CodeSourcery | |
|
|
|
|
| Yargato (GDB) | |
|
|
|
|
| ARM7/9 | ||||
|---|---|---|---|---|
| IDE | Debug Support4 | Flash Download | Flash Breakpoints | Trace support3 |
| IAR EWARM | |
|
|
|
| Keil MDK | |
|
|
|
| Rowley | |
|
|
|
| CodeSourcery | |
|
|
|
| Yargato (GDB) | |
|
|
|
| RDI compliant toolchains such as RVDS/ADS |
1 |
1 |
1 |
|
| ARM11 | ||||
|---|---|---|---|---|
| IDE | Debug support4 | Flash Download | Flash Breakpoints | Trace support3 |
| IAR EWARM | |
2 |
2 |
|
| Rowley | |
|
|
|
| Yargato (GDB) | |
2 |
2 |
|
1 Requires J-Link RDI license for download of more than 32KBytes
2 Coming soon
3 Requires emulator with trace support
4 Debug support includes the following: Download to RAM, memory read/write, CPU register read/write,
Run control (go, step, halt), software breakpoints in RAM and hardware breakpoints in flash memory.
IAR EWARM
IAR EWARM
J-Link does not work with IAR compiler versions older than 3.40.
In order to use J-Link with the 4.41 Version install the USB driver first. After that, start the workbench:
- left-click on the the project in the project window.
- Select Project | Options from the menu and you will see the following:
- Click on Debugger and select J-Link/J-Trace in the listbox:
- Clicking J-Link/J-Trace will show addtitional options for J-Link:
Now you are ready to go
You should be able to start debugging and use J-Link. Please note that most ARM cores require a macro file to be executed before debugging can start; this macro file typically initializes certain parts of the ARM chip (memory access) that are required for the RAM to function.
Keil MDK integration
Keil MDK integration
In order to use J-Link with µvision, install the USB driver first. After that, start Keil µvision and open your project file:
- Select Project | Options for Target
... from the menu - Click the "Device" tab in order to select your target device:
- Click on the Debug tab and select J-LINK / J-TRACE for ARM 7/9 targets or Cortex-M3 J-LINK for Cortex-M3 targets:
- In order to modify J-Link specific settings click the Settings button in the debug menu and a new dialog will show up:
Now you are ready to go
Now, you should be able to start debugging and use J-Link. Please note that some ARM cores require an init file to be executed before debugging can start; this init file typically initializes certain parts of the ARM chip (memory access) that are required for the RAM to function.
Interface description
Interface description
JTAG interface connection (20 pin)
There is a standard 20 pin connector defined by ARM. J-Link has a built-in 20-pin JTAG connector, which is compatible with this standard.
JTAG interface connector signals:
| Pin | Signal | Type | Description |
|---|---|---|---|
| 1 | VTref | Input | This is the target reference voltage. It is used to check if the target has power, to create the logic-level reference for the input comparators and to control the output logic levels to the target. It is normally fed from Vdd of the target board and must not have a series resistor. |
| 2 | Vsupply | NC | This pin is not connected in J-Link. It is reserved for compatibility with other equipment. Connect to Vdd or leave open in target system. |
| 3 | nTRST | Output | JTAG Reset. Output from J-Link to the Reset signal of the target JTAG port. Typically connected to nTRST of the target CPU. This pin is normally pulled HIGH on the target to avoid unin- tentional resets when there is no connection. |
| 5 | TDI | Output | JTAG data input of target CPU. It is recommended that this pin is pulled to a defined state on the target board. Typically connected to TDI of target CPU. |
| 7 | TMS | Output | JTAG mode set input of target CPU. This pin should be pulled up on the target. Typically connected to TMS of target CPU. |
| 9 | TCK | Output | JTAG clock signal to target CPU. It is recommended that this pin is pulled to a defined state of the target board. Typically connected to TCK of target CPU. |
| 11 | RTCK | Input | Return test clock signal from the target. Some targets must synchronize the JTAG inputs to internal clocks. To assist in meeting this requirement, you can use a returned, and retimed, TCK to dynamically control the TCK rate. J-Link supports adaptive clocking, which waits for TCK changes to be echoed correctly before making further changes. Connect to RTCK if available, otherwise to GND. |
| 13 | TDO | Input | JTAG data output from target CPU. Typically connected to TDO of target CPU. |
| 15 | RESET | I/O | Target CPU reset signal. Typically connected to the RESET pin of the target CPU, which is typically called "nRST", "nRESET" or "RESET". |
| 17 | DBGRQ | NC | This pin is not connected in J-Link. It is reserved for compatibility with other equipment to be used as a debug request signal to the target system. Typically connected to DBGRQ if available, otherwise left open. |
| 19 | 5V-Target supply | Output | This pin can be used to supply power to the target hardware. |
Notes
All pins marked NC are not connected inside J-Link. Any signal can be applied here; J-Link will simply ignore such a signal.
Pins 4, 6, 8, 10, 12, 14, 16, 18, 20 are GND pins connected to GND in J-Link. They should also be connected to GND in the target system.
Pin 2 is not connected inside J-Link. A lot of targets have pin 1 and pin 2 connected. Some targets use pin 2 instead of pin 1 to supply VCC. These targets will not work with J-Link, unless Pin 1 and Pin 2 are connected on the target's JTAG connector.
Pin 3 (TRST) should be connected to target CPUs TRST pin (sometimes called NTRST). J-Link will also work if this pin is not connected, but you may experience some limitations when debugging. TRST should be separate from the CPU Reset (pin 15)
Pin 11 (RTCK) should be connected to RTCK if available, otherwise to GND.
Pin 19 (5V-Target supply) of the connector can be used to supply power to the target hardware. Supply volatage is 5V, max. current is 300mA. The output current is monitored and protected agains overload and short-circuit.
SWD and SWO/SWV (also called SWV) compability
SWD overview
The J-Link and J-Trace support ARMs Serial Wire Debug (SWD). SWD replaces the 5-pin JTAG port with a clock (SWDCLK) and a single bi-directional data pin (SWDIO), providing all the normal JTAG debug and test functionality. SWDIO and SWCLK are overlaid on the TMS and TCK pins. In order to communicate with a SWD device, J-Link sends out data on SWDIO, syn- chronous to the SWCLK. With every rising edge of SWCLK, one bit of data is trans- mitted or received on the SWDIO. The data read from SWDIO can than be retrieved from the input buffer.
SWD connector pinout
The following table shows the SWD pinout:
| Pin | Signal | Type | Description |
|---|---|---|---|
| 1 | VTref | Input | This is the target reference voltage. It is used to check if the target has power, to create the logic-level reference for the input comparators and to control the output logic levels to the target. It is normally fed from Vdd of the target board and must not have a series resistor. |
| 2 | Vsupply | NC | This pin is not connected in J-Link. It is reserved for compatibility with other equipment. Connect to Vdd or leave open in target system. |
| 3 | Not used | NC | This pin is not used by J-Link. If the device may also be accessed via JTAG, this pin may be connected to nTRST, otherwise leave open. |
| 5 | Not used | NC | This pin is not used by J-Link. If the device may also be accessed via JTAG, this pin may be connected to TDI, otherwise leave open. |
| 7 | SWDIO | I/O | Single bi-directional data pin. |
| 9 | SWCLK | Output | Clock signal to target CPU. It is recommended that this pin is pulled to a defined state of the target board. Typically connected to TCK of target CPU. |
| 11 | Not used | NC | This pin is not used by J-Link. This pin is not used by J-Link when operating in SWD mode. If the device may also be accessed via JTAG, this pin may be connected to RTCK, otherwise leave open. |
| 13 | SWO | Output | Serial Wire Output trace port. (Optional, not required for SWD communication.) |
| 15 | RESET | I/O | Target CPU reset signal. Typically connected to the RESET pin of the target CPU, which is typically called "nRST", "nRESET" or "RESET". |
| 17 | Not used | NC | This pin is not connected in J-Link. |
| 19 | 5V-Supply | Output | This pin is used to supply power to some eval boards. Not all JLinks supply power on this pin, only the KS (Kickstart) versions. Typically left open on target hardware. |
Pins 4, 6, 8, 10, 12, 14, 16, 18, 20 are GND pins connected to GND in J-Link. They should also be connected to GND in the target system.
Serial Wire Output (SWO) overview
J-Link can be used with devices that supports Serial Wire Output (SWO). Serial Wire Output (SWO) support means support for a single pin output signal from the core. It is currently tested with Cortex-M3 only.
Supported SWO speeds
The supported SWO speeds depend on the connected emulator. They can be retrieved from the emulator. Currently, the following are supported:
| Emulator | Speed, formula | Resulting max. speed |
|---|---|---|
| J-Link V6 | 6MHz/n, n >= 12 | 500kHz |
| J-Link V7 | 6MHz/n, n >= 1 | 6MHz |
Serial Wire Viewer (SWV) overview
The Instrumentation Trace Macrocell (ITM) and Serial Wire Output (SWO) can be used to form a Serial Wire Viewer (SWV). The Serial Wire Viewer provides a low cost method of obtaining information from inside the MCU. The SWO can output trace data in two output formats, but only one output mechanism is valid at any one time. The 2 defined encodings are UART and Manchester. The current J-Link implementation sup- ports only UART encoding. Serial Wire Viewer uses the SWO pin to transmit different packets for different types of information. The three sources in the Cortex-M3 core which can output information via this pin are:
- Instrumentation Trace Macrocell (ITM) for application-driven trace source that supports printf-style debugging. It supports 32 different channels, which allow it to be used for other purposes such as real-time kernel information as well.
- Data Watchpoint and Trace (DWT) for real-time variable monitoring and PC-sampling, which can in turn be used to periodically output the PC or various CPU-internal counters, which can be used to obtain profiling information from the target.
- Timestamping. Timestamps are emitted relative to packets.
Further application documents
Refer to the following documents for detailed information about SWO/SWV:
| Further application documents |
|---|
| CoreSight Components - Technical Reference Manual |
| Cortex™-M3 - Technical Reference Manual |
General info & FAQs
一般的な情報＆よくあるご質問
|
|
JポップリンクをサポートするIDEの数は、同様に、高速用とフラッシュのブレークポイントのサポートのARMエミュレータの事実上の規格J - Linkをした容易になります。 今日のJ - Linkは、最も人気のあるARMコアのエミュレータと思われる。 競合他社の多くとは異なり、我々はソフトウェアのアップデート用充電しないでください。 J - LinkはソフトウェアでサポートされているすべてのCPUファミリは、追加ライセンスなしで使用することができます。 |
よくある質問
J - Linkは、対、他のプローブの利点
| 質問： | J - Linkは対FTDI社ベースのシステムのような単純なプローブの利点は何ですか？ |
| 回答： | J - Linkは、多くの利点を持っています。 最大の利点の一つは、一般的なIDEとそれを使用することができますSEGGER、マイコンのフラッシュで動作するソフトウェアだけでなく、Jの高速をデバッグする人々のためのフラッシュポイントの可用性によって供給さJポップリンクソフトウェアです。リンクは、シンプルかつ非常に高速なフラッシュメモリにダウンロードしてください。
単純なプローブのほとんどのとは対照的に、それが適応クロッキングだけでなくSWDとSWOのようにサポートしています。 それはただのJTAGコンバータにダンプのUSBされていないので、それはまた、より安定した動作しますが、知性を使用してCPU内蔵では、ターゲットCPUは低クロック速度で動作状況を中心に、より堅牢な通信を提供しています。 |
自分のアプリケーションでJ - Linkを使用する
| 質問： | 私は自分のアプリケーションと使用Jポップリンクを書きたいと思います。 これは可能でしょうか？ |
| 回答： | はい。 私たちは）を提供して専用のソフトウェア開発キット（SDK。 これは、機能をリンクできます使用して、完全なJポップ。 [詳細情報...] |
J - Linkは、スクリプトファイル
| 質問： | 私のターゲットシステムのコアが自動的に認識されない可能性があります。 注文Jポップリンクと通信するために自分のデバイスを構成する方法はありますか？ |
| 回答： | はい！ ほとんどの場合、J - Linkは自動検出機能が正常に動作し、自動的にデバイスのコアを認識しています。 しかし、いくつかのケースでJ - Linkの自動検出は、コアは、デフォルトでは、JTAGチェイン内に存在しない場合とJTAGチェーン内の別のデバイスにコマンドを送信することによって有効にする必要があります例えば、動作しません。 このような場合では、J - Linkの接続シーケンスは、J - Linkとターゲットシステムの起動の間の通信前に実行されるJ - Linkはスクリプトファイルを使用してカスタマイズすることができます。 スクリプトファイルには、最大限の柔軟性をサポートすることができる必要があるので、ほとんどすべてのターゲット初期化することができます。 |
マルチコアのデバッグ
| 質問： | 私はJTAGチェイン内の複数のARMコアを持っています。 どのようにして、J - Linkと、それらを（同時に）をデバッグすることができますか？ |
| 回答： | シンプル：2つ以上のデバッガが同時に同じJポップリンクを使用することができます。 マルチコアのデバッグは、複数のデバッガや、同じデバッガの複数のインスタンスを必要とします。 は、デバイスでデバッグする必要のあるスキャンチェーンをデバッガに伝える必要があります。 その他の特別な設定は必要ありません。 |
複数のJポップのリンクを使用して
| 質問： | 私は、同じマシン上で一度に複数のJ - Linkは動作もいいですか？ |
| 回答： | はい、あなたのPCに4 Jポップへのリンクに接続することができます。 行うには唯一のものは、各J - Linkに別のUSBアドレスを与えることです。 デフォルトでは、J - Linkは、のUSB -アドレス0を介して接続します。 |
対応CPU
| 質問： | どのCPU J - Linkはサポートしていますか？ |
| 回答： | 任意のARM7/9/11、Cortex-M0/M1/M3/M4/R4、ルネサスRX600シリーズCPUを搭載したJ - Linkは動作します。 |
最大のJTAG速度
| 質問： | 何は、J - Linkでサポートされている最大のJTAG速度は？ |
| 回答： | でJ - Linkはサポートされている速度は、最大のJTAG 12MHzのです。 J - LinkはUltraは、 25MHzの最大のJTAG速度をサポートしています。 |
最大ダウンロード速度
| 質問： | 何のRAMへの最大のダウンロード速度は？ |
| 回答： | ダウンロードの最大速度はKバイトであり、現在約720 / Kバイト1440秒のJ - Linkと/秒と Jポップリンク超 RAMにダウンロードするとき。 しかし、実際の速度はでの要因などの様々な依存のJTAG、クロック速度は、ホストのCPUを見てくださいなどのコア の性能比較 エミュレータその他のリンク作品をの関係にJ高速する方法を参照してください。 |
JTAGピンのリード状態
| 質問： | することができますJ - Linkは、JTAGピンの状態をリードバック？ |
| 回答： | はい、すべてのピンの状態を読み出すことができます。 これは、ターゲットシステム上のハードウェアの問題を検出するのに役立つことができるJ - Linkはの出力だけでなく、電源電圧が含まれています。 |
ETBからのJ - Linkのサポート
| 質問： | J - Linkは、組み込みのトレースバッファ（ETB）のサポートしていますか？ |
| 回答： | はい。 J - Linkは、ETBからサポートされています。 最新のARM7 / ARM9のチップはのETB組み込まれていない-インチ |
ETMのJポップリンクサポート
| 質問： | J - Linkは、エンベデッドトレースマクロセル（ETMを）サポートしていますか？ |
| 回答： | 第ETMはとARMチップへの別の接続とCPUが必要です内蔵のETMインチ 最新のARM7 / ARM9のチップは持っていないのETMを内蔵しています。 |
